来源：新浪VR
台积电在其年度技术研讨会上详细介绍了即将到来的工艺，包括5nm（NP5和N4）和3nm（将成为一个成熟的节点）。前者将基于第二代DUV（深紫外）和EUV（极紫外）节点，继7nm +工艺之后。
然后，我们有了7nm节点的“真正”继承者，即N5（5nm EUV）工艺，按照台积电计划，该工艺正在按计划进行，其良率要高于N7（7nm）节点在同一阶段的工艺。代工厂已经以N5P工艺的形式准备了N5的后继产品，它将比基础5nm节点快5%，功率效率提高10%。
之后，台积电（TSMC）寻求引入N4节点，这是对N5工艺的另一种改进，它使用附加的EUV层来提高密度和性能。N4的风险生产定于2021年第四季度，其次是2022年的批量生产。
最后，我们拥有3nm（N3）节点，它将成为5nm工艺的“真正”继承者。与三星的3nm节点将利用GAA（全能门）晶体管技术不同，台积电将继续使用FinFet并仍然实现1.7倍的惊人密度密度。根据铸造厂自己的数据，N3将比N5快10-15%，功率效率提高近30%。N3将于2021年开始风险生产，预计将于2022年下半年与N4同年开始批量生产。
发布3nm和未来：3D封装和超越硅
与英特尔其他代工厂的工作保持一致，台积电还更新了自己的3D封装技术。目前，台积电已经拥有广泛的产品组合，包括基片上晶片（CoWoS），集成扇出（InFO-R），晶片上晶片（COW）和晶片上晶片（WoW）。从现在开始，台积电将所有这些封装技术都冠以“ 3DFabric”的商标。
除了先进的封装技术外，台积电还在研究硅的替代品，以使芯片进一步小型化。主要候选材料是纳米片，纳米线，高迁移率通道，2D晶体管和碳纳米管。
